基于FPGA的TANGRAM分组密码算法实现

TP309.7; TANGRAM系列分组密码算法是一种采用比特切片方法,适合多种软硬件平台的系列分组密码算法.针对TANGRAM-128/128算法,使用Verilog HDL对该算法进行FPGA实现并提出设计方案.首先,介绍了TAN-GRAM 密码算法的特点和流程,提出了针对TANGRAM密码算法进行44轮加/解密迭代计算的方案,该方案采取有限状态机的方法有效降低了资源消耗;其次,基于国产高云云源平台,完成了基于高云FPGA的算法工程实现,以及功能仿真和数据的正确性验证,同时在Quartus Ⅱ 13.1.0平台上也进行了相关测试,用以比较.测试结果表明,TANGRAM系列分组密码算法基于A...

Full description

Saved in:
Bibliographic Details
Published in计算机应用研究 Vol. 41; no. 1; pp. 260 - 265
Main Authors 王建新, 许弘可, 郑玉崝, 肖超恩, 张磊, 洪睿鹏
Format Journal Article
LanguageChinese
Published 北京电子科技学院,北京 100070 2024
Subjects
分组密码算法
finite-state machine
Verilog HDL
block cipher algorithm
有限状态机
TANGRAM
Online AccessGet full text
ISSN1001-3695
DOI10.19734/j.issn.1001-3695.2023.04.0190

Cover

More Information
Summary:TP309.7; TANGRAM系列分组密码算法是一种采用比特切片方法,适合多种软硬件平台的系列分组密码算法.针对TANGRAM-128/128算法,使用Verilog HDL对该算法进行FPGA实现并提出设计方案.首先,介绍了TAN-GRAM 密码算法的特点和流程,提出了针对TANGRAM密码算法进行44轮加/解密迭代计算的方案,该方案采取有限状态机的方法有效降低了资源消耗;其次,基于国产高云云源平台,完成了基于高云FPGA的算法工程实现,以及功能仿真和数据的正确性验证,同时在Quartus Ⅱ 13.1.0平台上也进行了相关测试,用以比较.测试结果表明,TANGRAM系列分组密码算法基于Altera公司的Cyclone Ⅳ E系列EP4CE40F29C6芯片进行工程实现,最大时钟频率为138.64 MHz,加/解密速率为403.30 Mbps;基于高云半导体GW2A-55系列芯片的最大时钟频率为 96.537 MHz,加/解密速率为 280.80 Mbps.
ISSN:1001-3695
DOI:10.19734/j.issn.1001-3695.2023.04.0190