异构多核SoC处理器内部存储架构优化

TN47; 异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,"存储墙"问题日益严重.针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案.该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率.分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能.综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36％的片上SRAM资源,相比无缓存结构提高了41.2...

Full description

Saved in:
Bibliographic Details
Published in电子科技 Vol. 35; no. 9; pp. 44 - 51
Main Authors 张玄, 张多利, 宋宇鲲
Format Journal Article
LanguageChinese
Published 合肥工业大学 电子科学与应用物理学院,安徽 合肥230009 2022
Subjects
复用
外部存储器
存储墙
多路并行
层次化存储
分布式
异构多核
二级缓存
Online AccessGet full text
ISSN1007-7820
DOI10.16180/j.cnki.issn1007-7820.2022.09.007

Cover

More Information
Summary:TN47; 异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,"存储墙"问题日益严重.针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案.该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率.分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能.综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36％的片上SRAM资源,相比无缓存结构提高了41.2％的加速比,整体任务计算时间平均减少了约40.6％.
ISSN:1007-7820
DOI:10.16180/j.cnki.issn1007-7820.2022.09.007