基于UltraScale架构FPGA的DDR3用户接口优化系统

TN919.3; 为满足高速传输系统领域对于实时、高速数据采集与缓存的需求,结合Xilinx提供的基于UltraScale架构的XCKU060,在了解FPGA与DDR3相应节点的定义与特性的基础上,对其引脚进行合理分配连接,使其能够成功在IP核上运行使用.为了方便用户在软件方面的使用,在此基础上对其控制器接口引入读写FIFO和读写逻辑控制模块,优化了接口封装,并在VIVADO软件对读写过程进行测试.该方法可满足高速、大容量、实时数据的读写要求,充分发挥了DDR3存储的灵活性....

Full description

Saved in:
Bibliographic Details
Published in电子技术应用 Vol. 49; no. 12; pp. 98 - 102
Main Authors 文丰, 李晴爽, 李辉景
Format Journal Article
LanguageChinese
Published 中北大学电子测试技术国家重点实验室,山西太原 030051 2023
Subjects
读写方案优化
data acqui-sition and storage
XCKU060
DDR3 SDRAM
FPGA引脚分配
IP核应用
FPGA pin assignment
IP core application
数据采集存储
read-write scheme optimization
Online AccessGet full text
ISSN0258-7998
DOI10.16157/j.issn.0258-7998.234079

Cover

More Information
Summary:TN919.3; 为满足高速传输系统领域对于实时、高速数据采集与缓存的需求,结合Xilinx提供的基于UltraScale架构的XCKU060,在了解FPGA与DDR3相应节点的定义与特性的基础上,对其引脚进行合理分配连接,使其能够成功在IP核上运行使用.为了方便用户在软件方面的使用,在此基础上对其控制器接口引入读写FIFO和读写逻辑控制模块,优化了接口封装,并在VIVADO软件对读写过程进行测试.该方法可满足高速、大容量、实时数据的读写要求,充分发挥了DDR3存储的灵活性.
ISSN:0258-7998
DOI:10.16157/j.issn.0258-7998.234079