ELASTIC BUS INTERFACE DATA BUFFER

• Main Authors: SU, SAM, TARR, DAN, CHAU, VI
• Format: Patent
• Language: English; French
• Published: 17.09.1998
• Edition: 6
• Subjects: CALCULATING; CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; PHYSICS; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS; TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE

An elastic bus interface receives and registers an external data transfer signal (28) and generates an internal data transfer signal (44) that always begins at the beginning of the subsequent clock cycle regardless of the time of arrival of the external data transfer signal. By employing a plurality of data output registers (54, 56) in a pipeline and using only the internal data transfer signal, data is fed to a bus (25) so as to ensure that almost a complete clock cycle is available for setup time to accomplish data transfer. The invention can operate with high speed buses using only simple conventional circuitry and modest process geometries requiring only minimal chip area and power. On décrit une interface de bus tampon qui reçoit un signal de transfert de données externes (28) et émet un signal de transfert de données internes (44) qui commence toujours au début du cycle d'horloge subséquent, indépendamment du moment d'arrivée du signal de transfert de données externes. En mettant en oeuvre plusieurs registres (54, 56) de sortie de données dans une pipeline et en n'utilisant que le signal de transfert de données internes, on introduit des données dans un bus (25) de manière à assurer qu'un cycle d'horloge quasi complet est disponible pour que le temps de préparation effectue le transfert de données. Le procédé inventé peut fonctionner avec des bus à haute vitesse utilisant uniquement une simple circuiterie classique et des géométries de traitement modestes qui ne nécessitent qu'un minimum de surface occupée et d'énergie.