SERIALIZER AND DESERIALIZER FOR ODD RATIO PARALLEL DATA BUS

Serializers and deserializers for odd ratio parallel data buses are disclosed. In one embodiment, serializers and deserializers operating with an odd number of parallel data bits work with a half-rate clock to provide a serial data stream at a full clock rate. By providing a half-rate clock, power a...

Full description

Saved in:

Bibliographic Details
Main Authors	LEE, CHULKYU, SU, WENJUN, ZHANG, LE
Format	Patent
Language	English French
Published	26.11.2015
Subjects	BASIC ELECTRONIC CIRCUITRY CALCULATING CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE CODE CONVERSION IN GENERAL CODING COMPUTING COUNTING DECODING ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS INFORMATION STORAGE PHYSICS STATIC STORES TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE
Online Access	Get full text

Cover

More Information
Summary:	Serializers and deserializers for odd ratio parallel data buses are disclosed. In one embodiment, serializers and deserializers operating with an odd number of parallel data bits work with a half-rate clock to provide a serial data stream at a full clock rate. By providing a half-rate clock, power and area are conserved on the integrated circuit incorporating the serializer. Additionally, by providing a 7:1 serializer, the bus is now compatible with the MIPI C-PHY standard. L'invention concerne des convertisseurs parallèle-série et série-parallèle pour bus de données parallèles à rapport impair.Dans un mode de réalisation, des convertisseurs parallèle-série et série-parallèle fonctionnant avec un nombre impair de bits de données parallèles sont cadencés par une horloge à demi-fréquence pour délivrer un flux de données série à fréquence d'horloge complète. Grâce à la fourniture d'une horloge à demi-fréquence, des économies d'énergie et de surface sont réalisées sur le circuit intégré incorporant le convertisseur parallèle-série.De plus, par fourniture d'un convertisseur parallèle-série 7:1, le bus est maintenant compatible avec la norme C-PHY MIPI.
Bibliography:	Application Number: WO2014CN77979