嵌入式操作系统加载模式选择电路

本发明提出了一种嵌入式操作系统加载模式选择电路。本发明通过下述技术方案予以实现：CPLD的总线读写器分别通过并行总线连接GPP；以太网链路状态寄存器连接PHY的链路建立指示管脚；外设复位控制发生器连接FLASH的复位管脚和连接PHY的复位管脚；CPU复位控制发生器连接GPP的复位管脚；总线读写器接收到GPP的访问信号后，将以太网链路状态寄存器的值输出给GPP；以太网链路状态寄存器通过PHY的链路建立指示管脚电平，判断链路是否有效，有效则将以太网链路状态寄存器改成1，无效则将以太网链路状态寄存器改成0。本发明解决了现有技术通过串口命令实现加载模式选择的方案，需要等待用户输入超时，影响加载速度的问...

Full description

Saved in:
Bibliographic Details
Format Patent
LanguageChinese
Published 26.05.2023
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:本发明提出了一种嵌入式操作系统加载模式选择电路。本发明通过下述技术方案予以实现：CPLD的总线读写器分别通过并行总线连接GPP；以太网链路状态寄存器连接PHY的链路建立指示管脚；外设复位控制发生器连接FLASH的复位管脚和连接PHY的复位管脚；CPU复位控制发生器连接GPP的复位管脚；总线读写器接收到GPP的访问信号后，将以太网链路状态寄存器的值输出给GPP；以太网链路状态寄存器通过PHY的链路建立指示管脚电平，判断链路是否有效，有效则将以太网链路状态寄存器改成1，无效则将以太网链路状态寄存器改成0。本发明解决了现有技术通过串口命令实现加载模式选择的方案，需要等待用户输入超时，影响加载速度的问题。 The invention provides an embedded operating system loading mode selection circuit which is realized through the following technical schemes: a bus reader-writer is connected with a CPLD by parallel bus; an Ethernet link state register is connected with a link establishment indicator pin of a PHY; a peripheral reset control generator is connected with a FLASH reset pin and a reset pin of the PHY;a CPU reset control generator is connected with the reset pin of a GPP; when the bus reader-writer receives a GPP access signal, the value of the Ethernet link state register is output to the GPP; theEthernet link state register establishes an indicator PIN level through the PHY link, and determines whether the link is v
Bibliography:Application Number: CN201710834099