基于FPGA的SM4算法高效实现方案

• Published in: 通信学报 Vol. 45; no. 5; pp. 140 - 150
• Main Authors: 张宏科, 袁浩楠, 丁文秀, 闫峥, 李斌, 梁栋
• Format: Journal Article
• Language: Chinese
• Published: 西安电子科技大学杭州研究院,浙江 杭州 311200%中国电子科技集团公司第五十四研究所,河北 石家庄 050299%西安电子科技大学网络与信息安全学院,陕西 西安 710126 30.05.2024; 西安电子科技大学空天地一体化综合业务网全国重点实验室,陕西 西安 710071%西安电子科技大学网络与信息安全学院,陕西 西安 710126; 西安电子科技大学网络与信息安全学院,陕西 西安 710126; 西安电子科技大学杭州研究院,浙江 杭州 311200%西安电子科技大学网络与信息安全学院,陕西 西安 710126; 中国电子科技集团公司第五十四研究所,河北 石家庄 050299; 西安电子科技大学空天地一体化综合业务网全国重点实验室,陕西 西安 710071; 西安电子科技大学空天地一体化综合业务网全国重点实验室,陕西 西安 710071%西安电子科技大学空天地一体化综合业务网全国重点实验室,陕西 西安 710071
• Subjects: FPGA实现; 流水线架构; SM4 algorithm; 代数式S盒; FPGA implementation; pipeline architecture; algebraic S-box; SM4算法
• ISSN: 1000-436X
• DOI: 10.11959/j.issn.1000-436x.2024053

TN92; 针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案.所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率.同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的.测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%.