위성 통신 시스템을 위한 Ka-band 이득제어 CMOS 저잡음 증폭기
In this paper, we design a low noise amplifier to support ka-band satellite communication systems using 65-nm RFCMOS process. The proposed low noise amplifier is designed with high-gain mode and low-gain mode, and is designed to control the gain according to the magnitude of the input signal. In ord...
Saved in:
Published in | 한국정보통신학회논문지 Vol. 23; no. 8; pp. 959 - 965 |
---|---|
Main Authors | , , , , |
Format | Journal Article |
Language | Korean |
Published |
한국정보통신학회
2019
|
Subjects | |
Online Access | Get full text |
ISSN | 2234-4772 2288-4165 |
DOI | 10.6109/jkiice.2019.23.8.959 |
Cover
Summary: | In this paper, we design a low noise amplifier to support ka-band satellite communication systems using 65-nm RFCMOS process. The proposed low noise amplifier is designed with high-gain mode and low-gain mode, and is designed to control the gain according to the magnitude of the input signal. In order to reduce the power consumption, the supply voltage of the entire circuit is limited to 1 V or less. We proposed the gain control circuit that consists of the inverter structure. The 3D EM simulator is used to reduce the size of the circuit. The size of the designed amplifier including pad is $0.33mm^2$. The fabricated amplifier has a -7 dB gain control range in 3 dB bandwidth and the reflection coefficient is less than -6 dB in high gain mode and less than -15 dB in low gain mode. 본 논문에서는 CMOS 65-nm 공정을 이용하여 위성 통신 시스템에서 Ka-band를 지원하기 위한 저잡음 증폭기를 설계하였다. 제안된 저잡음 증폭기는 고이득 모드와 저이득 모드로 구성되어있으며, 입력신호의 크기에 따라 이득을 제어하도록 설계하였다. 전력소모를 줄이기 위해 회로 전체의 공급전압을 1 V 이하로 제한하였으며, 인버터 구조의 이득제어 회로에 대해 기술하였다. 제작된 회로의 크기를 줄이기 위해 3D EM 시뮬레이터를 사용하였으며, 패드를 포함하며 $0.33mm^2$의 면적을 갖는다. 제작된 증폭기는 3 dB 대역폭에서 -7 dB의 이득제어 범위를 가지며 반사계수는 고이득 모드에서 -6 dB, 저이득 모드에서 -15 dB 미만으로 측정되었다. |
---|---|
Bibliography: | KISTI1.1003/JNL.JAKO201925454135233 http://jkiice.org |
ISSN: | 2234-4772 2288-4165 |
DOI: | 10.6109/jkiice.2019.23.8.959 |