레이더 시스템을 위한 주파수 선택적 IQ 불일치 보상 기법

• Published in: 한국정보통신학회논문지 Vol. 25; no. 4; pp. 565 - 571
• Main Authors: 류영빈(Yeongbin Ryu), 허제(Je Heo), 손재현(Jaehyun Son), 최문각(Mungak Choi), 오혁준(Hyukjun Oh)
• Format: Journal Article
• Language: Korean
• Published: 한국정보통신학회 2021
• Subjects: 전자/정보통신공학; SVD; Dimension reduction; 레이더; Frequency selective; 차원 축소; Radar; IQ 불일치; 특잇값 분해; 주파수 선택적; IQ mismatch; IQ
• ISSN: 2234-4772; 2288-4165
• DOI: 10.6109/jkiice.2021.25.4.565

In this paper, a compensation scheme of frequency selective IQ mismatch for high-performance radar systems based on commercial RFIC's is proposed. Besides, an optimization model and its solution based on the dimension reduction scheme using singular value decomposition are also proposed to design the optimal IQ mismatch compensation digital filter with complex coefficients. The performance of the proposed method had been analyzed through experiments using the IQ mismatch measurement and compensation system implemented on an FPGA board with a target RFIC and compared with the previous method. The experiment result showed a performance improvement of the proposed method over the existing one without noticeable increments in complexities. These performance analysis results showed that the limitation of using commercial RFIC's in high-performance radar systems due to the undesirable maximum SNR cap caused by their IQ mismatches could be overcome by employing the proposed method. 본 논문은 레이더 시스템에 사용되는 상용칩의 주파수 선택적 IQ 불일치를 보상하는 기법을 제안하고, 성능 열화로 인하여 고성능 레이더 시스템에 적용이 어려웠던 상용칩의 사용이, 제안된 기법을 통하여 가능함을 성능 분석을 통하여 보였다. IQ 불일치 보상 성능의 극대화를 위하여 본 논문에서는 특잇값 분해를 통한 차원 축소 기법을 제안하고, 제안된 차원 축소 기법에 기반한 IQ 불일치 복소 보상 여파기의 설계를 위한 최적화 모델을 제안하였다. 제안된 보상 기법의 우수성을 입증하기 위하여 실제 상용칩에 기반한 IQ 불일치 측정 및 보상 시스템을 FPGA로 구현하였으며, 개발된 시스템을 통하여 논문에서 제안하는 방법의 성능을 검증하였다. 성능 검증 결과, 기존 방법과 비교하여 본 논문에서 제안하는 방법이 큰 복잡도 증가 없이 기존 방법의 성능을 뛰어넘는 우수한 성능을 보임을 확인하였다.