Write Back 모드용 FIFO 버퍼 기능을 갖는 비동기식 데이터 캐시

• Published in: 한국콘텐츠학회 논문지, 10(6) Vol. 10; no. 6; pp. 72 - 79
• Main Authors: 박종민(Jong-Min Park), 김석만(Seok-Man Kim), 오명훈(Myeong-Hoon Oh), 조경록(Kyoung-Rok Cho)
• Format: Journal Article
• Language: Korean
• Published: 한국콘텐츠학회 2010
• Subjects: 학제간연구; Asynchronous FIFO; Data Cache; 쓰기 버퍼; Write Buffer; 비동기 시스템; 비동기 FIFO; Asynchronous System; 데이터 캐시; FIFO
• ISSN: 1598-4877; 2508-6723

In this paper, we propose the data cache architecture with a write buffer for a 32bit asynchronous embedded processor. The data cache consists of CAM and data memory. It accelerates data up lood cycle between the processor and the main memory that improves processor performance. The proposed data cache has 8 KB cache memory. The cache uses the 4-way set associative mapping with line size of 4 words (16 bytes) and pseudo LRU replacement algorithm for data replacement in the memory. Dirty register and write buffer is used for write policy of the cache. The designed data cache is synthesized to a gate level design using $0.13-{\mu}m$ process. Its average hit rate is 94%. And the system performance has been improved by 46.53%. The proposed data cache with write buffer is very suitable for a 32-bit asynchronous processor. 본 논문에서는 32bit 비동기 임베디드 프로세서용 쓰기 버퍼 기능을 갖는 데이터 캐시 구조를 제안하고 성능을 검증하였다. 데이터 캐시는 비동기 시스템에서 메인 메모리 장치와 프로세서 사이의 데이터 처리속도 향상을 목적으로 한다. 제안된 데이터 캐시의 메모리 크기는 8KB, 매핑 방식으로는 4 words(16byte)의 라인 크기를 가지며, 사상 기법으로는 4 way set associative, 교체 알고리즘으로는 pusedo LRU방식을 사용하였으며, 쓰기 정책을 위한 dirty 레지스터와 쓰기 버퍼를 적용시켰다. 설계한 데이터 캐시는 $0.13-{\mu}m$ CMOS공정으로 합성하였으며, MI벤치마크 검증 결과 평균 히트율은 94%이고 처리 속도가 46% 향상되었다.