基于互连线插值的时间数字转换器结构设计

TL99%TN742.1; 全数字锁相环(All-digital Phase Locked Loop,ADPLL)中时间数字转换器(Time-to-Digital Converter,TDC)用于测量数控振荡器(Digitally Controlled Oscillator,DCO)输出时钟和参考时钟之间分数相位差,其分辨率越高,环路的相位噪声特性越好.为了提升TDC的测量分辨率,提出了一种对工艺偏差不敏感的环形互连线插值的TDC结构.本文首先给出了基于互连线插值TDC的系统结构,然后提出了一种工艺偏差不敏感的互连线结构实现等延时方法,并给出了环形的版图布局方案,最后利用仿真对提出的等延时实现...

Full description

Saved in:
Bibliographic Details
Published in核技术 Vol. 43; no. 7; pp. 40 - 46
Main Authors 周郭飞, 杨宏
Format Journal Article
LanguageChinese
Published 公安部第一研究所 北京 100044 15.07.2020
Subjects
延时估计
互连线
时间数字变换器
延时链
Online AccessGet full text
ISSN0253-3219
DOI10.11889/j.0253-3219.2020.hjs.43.070401

Cover

More Information
Summary:TL99%TN742.1; 全数字锁相环(All-digital Phase Locked Loop,ADPLL)中时间数字转换器(Time-to-Digital Converter,TDC)用于测量数控振荡器(Digitally Controlled Oscillator,DCO)输出时钟和参考时钟之间分数相位差,其分辨率越高,环路的相位噪声特性越好.为了提升TDC的测量分辨率,提出了一种对工艺偏差不敏感的环形互连线插值的TDC结构.本文首先给出了基于互连线插值TDC的系统结构,然后提出了一种工艺偏差不敏感的互连线结构实现等延时方法,并给出了环形的版图布局方案,最后利用仿真对提出的等延时实现方法进行验证.实验结果表明:该方法即使是在0.18μm CMOS工艺下也能将TDC的分辨率提高至皮秒级.
ISSN:0253-3219
DOI:10.11889/j.0253-3219.2020.hjs.43.070401