C-모델 시뮬레이터 기반 H.264/SVC 복호기 시스템 구현

• Published in: 한국콘텐츠학회 논문지, 9(2) Vol. 9; no. 2; pp. 27 - 35
• Main Authors: 정차근(Cha-Keon Cheong), 길대남(Dae-Nam Gil)
• Format: Journal Article
• Language: Korean
• Published: 한국콘텐츠학회 2009
• Subjects: 학제간연구; 임 베이디드 시스템; Scalable Baseline Profile; Embedded System; C-모델 시뮬레이터; C-model Simulator; Scalable; 스케일러블 베이스라인 프로파일; 하드웨어 엔진; H.264/SVC 복호기; 스케일러블; H.264/SVC Decoder; Hardware Engine; H; 264/SVC; C
• ISSN: 1598-4877; 2508-6723

In this paper, we present result of embedded system based H.264/SVC decoder circuit design and system implementation. To deal with the standardized H.264/SVC functionalities, the presented SVC decoder system is consist of hardware engine design and software with ARM core processor. In order to improve the feasibility and applicability, and reduce the decoder complexity, the implemented system is constructed with only the consideration of IPPP structure scalability without using the full B-picture architecture. Finally, we will show the decoding image result using the designed H.264/SVC decoder system. 본 논문에서는 SoC 칩 개발을 위한 하드웨어 구조와 회로개발을 지원하기 위한 C-모델 시뮬레이터를 사용해서 임베디드 시스템 기반의 H.264/SVC 복호기 회로를 설계하고 시스템을 구현한다. 제시된 SVC 복호기 시스템은 H.264/SVC 표준규격의 기능들을 처리하기 위한 하드웨어 엔진의 설계와 ARM 프로세서를 이용한 소프트웨어 등으로 구성되어 있다. 본 논문에서 구현한 복호기는 SVC의 스케일러블 베이스 라인 프로파일을 기반으로 설계의 용이함을 위하여 B-픽처 구조를 사용하지 않는 IPPP 구조에 의한 스케일러블 만을 고려해 실용성을 증가시켰다. 설계한 H.264/SVC 복호기 시스템의 영상복호 결과를 제시한다.