基于时间累加器的二阶△∑时间数字转换器

提出以一个可获得高的分辨率和宽的信号带宽的二阶△∑时间数字转换器（TDC），TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC28nm工艺设计，Spectre仿真结果表明，在1M带宽内噪声底约为-82dBps^2／Hz，等效到50Ms／s奈奎斯特率型TDC的分辨率约为2ps，功耗取决于输入时间间隔，在测量间隔1ns时功耗约为1．19mW。受到结构限制，这种类型时间数字转换器输入范围较小。...

Full description

Saved in:
Bibliographic Details
Published in电子技术应用 Vol. 43; no. 10; pp. 47 - 51
Main Author 赵磊 张锋
Format Journal Article
LanguageChinese
Published 中国科学院大学,北京100049%中国科学院 微电子研究所,北京,100029 2017
中国科学院 微电子研究所,北京100029
Subjects
噪声整形
时间域
时间数字转换器
时间累加器
时间域
时间数字转换器
time-to-digital converter(TDC)
time-domain
时间累加器
噪声整形
time accumulator
noise shaping
Online AccessGet full text
ISSN0258-7998
DOI10.16157/j.issn.0258-7998.172185

Cover

More Information
Summary:提出以一个可获得高的分辨率和宽的信号带宽的二阶△∑时间数字转换器（TDC），TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC28nm工艺设计，Spectre仿真结果表明，在1M带宽内噪声底约为-82dBps^2／Hz，等效到50Ms／s奈奎斯特率型TDC的分辨率约为2ps，功耗取决于输入时间间隔，在测量间隔1ns时功耗约为1．19mW。受到结构限制，这种类型时间数字转换器输入范围较小。
Bibliography:A second order △∑ Time-to-Digital Converter（TDC） is proposed to achieve high resolution and wide signal bandwidth. The proposed TDC based on gated-ring oscillator（GRO）-based TDC achieves second order quantization noise shaping with a time accumulator using time difference adders. Implemented in SMIC 28 nm CMOS process. Spectre simulation results show the noise floor of the TDC within 1 M bandwidth is about -82 dBps2/Hz which corresponds to a 50 Ms/s Nyquist-rate TDC and with 2 ps steps. The TDC power consumption depends on the time difference between input edges, typically about 1.19 mW for 1 ns interval measurement. Limited by the structure, the input range of this type of TDC is small.
Zhao Lei1,2,Zhang Feng1（1.Institute of Microelectronics of Chinese Academy of Sciences, Beijing 100029, China; 2.University of Chinese Academy, Beijing 100049, China）
time-to-digital converter（TDC） ; time accumulator ; noise shaping ; time-domain
11-2305/TN
ISSN:0258-7998
DOI:10.16157/j.issn.0258-7998.172185