System-on-chip test architectures nanometer design for testability

Saved in:
Bibliographic Details
Other Authors Wang, Laung-Terng
Format eBook
LanguageEnglish
Published Amsterdam : Elsevier, 2007.
SeriesSystems on silicon
Subjects
Online AccessFull text
ISBN9780123739735
Physical Description1 online zdroj.

Cover

LEADER 00000cam a2200000 u 4500
001 78229
003 CZ-ZlUTB
005 20251006170654.0
006 m d
007 cr |n
008 070802s2007 ne s 000 0 eng d
020 |a 9780123739735 
035 |a (OCoLC)850832238 
040 |a SzZUIDS  |b ger  |c CHVBK  |d OCLCO 
245 0 0 |a System-on-chip test architectures  |h [elektronický zdroj] :  |b nanometer design for testability /  |c ed. by Laung-Terng Wang ... [et al.]. 
260 |a Amsterdam :  |b Elsevier,  |c 2007. 
300 |a 1 online zdroj. 
490 0 |a Systems on silicon 
504 |a Includes bibliographical references and index. 
590 |a Knovel Library  |b ACADEMIC - Computer Hardware Engineering 
506 |a Plný text je dostupný pouze z IP adres počítačů Univerzity Tomáše Bati ve Zlíně nebo vzdáleným přístupem pro zaměstnance a studenty univerzity 
650 0 |a Systems on a chip  |x Testing. 
650 0 |a Integrated circuits  |x Very large scale integration  |x Testing. 
650 0 |a Integrated circuits  |x Very large scale integration  |x Design. 
655 7 |a elektronické knihy  |7 fd186907  |2 czenas 
655 9 |a electronic books  |2 eczenas 
700 1 |a Wang, Laung-Terng. 
856 4 0 |u https://proxy.k.utb.cz/login?url=http://app.knovel.com/hotlink/toc/id:kpSCTANDT1/systemonchip_test_architectures__nanometer_design_for_testability 
992 |a BK  |c KNOVEL 
999 |c 78229  |d 78229 
993 |x NEPOSILAT  |y EIZ