|
|
|
|
| LEADER |
00000cam a2200000 a 4500 |
| 001 |
58398 |
| 003 |
CZ-ZlUTB |
| 005 |
20240829143549.0 |
| 007 |
ta |
| 008 |
101110s2010 xr a e f 000 0 cze |
| 015 |
|
|
|a cnb002154382
|
| 020 |
|
|
|a 9788073002572
|q (brož.)
|
| 035 |
|
|
|a (OCoLC)707609061
|
| 040 |
|
|
|a ULG001
|b cze
|d ZLD002
|
| 072 |
|
7 |
|a 004.4/.6
|x Programování. Software
|2 Konspekt
|9 23
|
| 080 |
|
|
|a 004.438VHDL
|2 MRF
|
| 080 |
|
|
|a 004.312
|2 MRF
|
| 080 |
|
|
|a (035)
|2 MRF
|
| 100 |
1 |
|
|a Král, Jiří
|7 jx20040615040
|4 aut
|
| 245 |
1 |
0 |
|a Řešené příklady ve VHDL :
|b hradlová pole FPGA pro začátečníky /
|c Jiří Král
|
| 246 |
3 |
0 |
|a Hradlová pole FPGA pro začátečníky
|
| 250 |
|
|
|a 1. vyd.
|
| 260 |
|
|
|a Praha :
|b BEN - technická literatura,
|c 2010
|
| 300 |
|
|
|a 127 s. :
|b il. ;
|c 23 cm
|
| 504 |
|
|
|a Obsahuje bibliografii
|
| 650 |
0 |
7 |
|a VHDL (programovací jazyk)
|7 ph137700
|2 czenas
|
| 650 |
0 |
7 |
|a FPGA obvody
|7 ph634651
|2 czenas
|
| 650 |
0 |
7 |
|a programovatelné logické obvody
|7 ph124636
|2 czenas
|
| 650 |
0 |
9 |
|a VHDL
|2 eczenas
|
| 650 |
0 |
9 |
|a field programmable gate arrays
|2 eczenas
|
| 650 |
0 |
9 |
|a programmable logic circuits
|2 eczenas
|
| 655 |
|
7 |
|a příručky
|7 fd133209
|2 czenas
|
| 655 |
|
9 |
|a handbooks, manuals, etc
|2 eczenas
|
| 910 |
|
|
|a ZLD002
|
| 952 |
|
|
|0 0
|1 0
|4 0
|6 004KRÁLJ
|7 0
|8 BOOK
|9 107235
|a UTBZL
|b UTBZL
|c 030
|d 2010-12-16
|l 4
|o 004/KRÁL,J.
|p 420010135629
|r 2019-08-26 00:00:00
|v 199.00
|w 2019-08-26
|x N:nákup;
|y 05
|
| 992 |
|
|
|a BK
|b SK
|d 9
|
| 999 |
|
|
|c 58398
|d 58398
|
